

Summary

g : Logical Effort $g = \frac{R_t C_t}{R_{INV} C_{INV}}$

h : Electrical Effort $h = \frac{C_{OUT}}{C_t}$

p : Parasitic Effort $p = \frac{R_t C_{pt}}{R_{INV} C_{INV}}$

b : Branching Effort $b_i = \frac{C_{i+1} + C_{off-path}}{C_{i+1}}$

B : Path Branching Effort $B = \prod_i b_i$

P : Path Parasitic Effort $P = \sum_i p_i$


G : Path Logical Effort $G = \prod_i g_i$

H : Path Electrical Effort $H = \prod_i r_i = \frac{C_{OUT}}{C_{IN}}$

F : Path Effort $F = \prod_{i=1}^N g_i h_i = GB \frac{C_{OUT}}{C_{IN}}$

$\hat{f}$: Stage Effort ottimo $\hat{f} = g_i b_i r_i = \sqrt[N]{F}$

ρ : Stage Effort ottimo $\cong 0,71 p_{INV} + 2,82$



Summary


In un problema di ottimizzazione:

- ❑ C_{OUT} e C_{IN} sono dati noti
- ❑ La conoscenza della tipologia di gate logico implica la conoscenza di g_i
- ❑ La topologia del circuito consente di determinare b_i



L'ottimizzazione consiste nell'opportuno dimensionamento degli stadi al fine di **partizionare il ritardo in modo da minimizzarlo**

Due casi



Ottimizzazione a numero
di stadi fissato

Ottimizzazione del ritardo
aggiungendo, se
necessario, invertitori

Ottimizzazione a numero di stadi fissato

CONDIZIONE DI OTTIMO: Lo *stage effort* di **tutti** gli stadi deve essere:

$$\hat{f} = g_i b_i r_i = \sqrt[N]{F} = g_N r_N \quad \forall j \neq N$$

$$\text{con } F = GB \frac{C_{OUT}}{C_{IN}}$$

Il tempo di ritardo ottimo diventa: $t_{ad} = \sum_{i=1}^N g_i b_i r_i + P \longrightarrow t_{ad} = N \sqrt[N]{F} + P$

Ottimizzazione a numero variabile di stadi

❑ L'inserimento di invertitori non modifica il *path effort* F (perché $g_{inv} = 1$)

❑ Noti $\begin{cases} \rho \cong 0,71p_{INV}+2,82 \\ \text{path effort } F \end{cases} \xrightarrow{\text{calcoliamo}} \hat{N} = \ln F / \ln \rho$

$\hat{N}$ non sarà un numero intero $\rightarrow$ devo approssimarlo con un numero intero (sempre meglio per eccesso)

ora ci sono due strade

ricalcolo lo *stage effort* ottimo con N intero


$$\hat{f} = g_i b_i r_i = \sqrt[N]{F}$$

$$\hat{t}_{ad} = N\sqrt[N]{F} + \sum_{i=1}^{n_1} p_i + (N - n_1)p_{INV}$$

assumo lo *stage effort* ottimo uguale a quello con $N \in \mathcal{R}$ cioè $\hat{f} = \rho$ per gli $N-1$ stadi. Ci sarà poi uno stadio con $f \neq \rho$

$$\hat{t}_{ad} = (N - 1)\rho + f + \sum_{i=1}^{n_1} p_i + (N - n_1)p_{INV}$$

$$r = \frac{t_{ad}(N)}{t_{ad}(\hat{N})} = \frac{s\hat{N}(\rho^{\frac{1}{s}} + p)}{\hat{N}(\rho + p)} = s \frac{\rho^{\frac{1}{s}} + p}{\rho + p}$$



- ❑ n_1 = numero di stadi iniziali
- ❑ n_2 = numero di invertitori da aggiungere
- ❑ $N = n_1 + n_2$



Importante ricordare che:

- ❑ ρ ci dice qual è lo *stage effort* ottimo da usare nei circuiti della nostra tecnologia per avere il ritardo ottimo (che è caratteristico della tecnologia (attraverso p_{INV}) **e non dipende dal circuito in esame**)
- ❑ mentre $\hat{f}$ è lo *stage effort* ottimo di un dato circuito dove sono noti *path effort* e numero di stadi


Calibrazione del modello del logical effort

La calibrazione del modello consiste nell'estrazione di t_{p0} e p_{inv} basata sulla simulazione del comportamento dell'invertitore al variare della capacità di carico (quindi dell'*electrical effort* h), attraverso un'adeguata struttura di test.


$$t_{p,inv} = t_{p0}(gh + p_{inv})$$



Non è il circuito adatto per calibrare il modello del logical effort. Soluzione migliore: caricare l'invertitore con invertitori identici. h corrisponde al numero di stadi connessi all'uscita del gate il cui ritardo intendiamo caratterizzare



struttura di test necessaria alla calibrazione del modello




primi due stadi forniscono una pendenza «realistica» dei fronti in ingresso al DUT (Device Under Test)

il quarto stadio fornisce una capacità di carico «realistica» al DUT stesso.


- ❑ Tengo conto del tempo di transizione in ingresso
- ❑ Capacità prodotte dai transistori variano con le tensioni
- ❑ Gate «a» sono quelli lungo i quali si propaga il ritardo
- ❑ Gate «b» forniscono $(h-1)$ degli h gate di carico per i gate «a»
- ❑ I gate «c» servono a fare in modo che le uscite dei gate «b» non commutino troppo velocemente
→ la presenza di questi gate è necessaria per rallentare il transitorio all'uscita del gate «b» che per effetto *Miller* potrebbe comportare errori non trascurabili nella stima del ritardo

struttura di test necessaria alla calibrazione del modello



Circuito di test per $h=2$

struttura di test necessaria alla calibrazione del modello




Circuito di test per $h=4$

Modello nMOS

```
+VTO=-0.4 [V]
+KP=200e-6 [A/V^2]
+GAMMA=0.5 [V^1/2]
+PHI=0.9 [V]
+NSUB=6e17 [cm-3]
+LAMBDA=0.05 [V^-1]
+TOX=4e-9 [m]
+CGSO=8e-10 [F/m]
+CGDO=8e-10 [F/m]
+CJ=2e-3 [F/m^2]
+PB=1 [V]
+MJ=0.5
```

Modello pMOS

```
+VTO=0.4 [V]
+KP=400e-6 [A/V^2]
+GAMMA=0.5 [V^1/2]
+PHI=0.9 [V]
+NSUB=6e17 [cm-3]
+LAMBDA=0.05 [V^-1]
+TOX=4e-9 [m]
+CGSO=8e-10 [F/m]
+CGDO=8e-10 [F/m]
+CJ=2e-3 [F/m^2]
+PB=1 [V]
+MJ=0.5
```




NMOS:


```
L=0.35u,
W=0.35u,
```

PMOS:

```
L=0.35u,
W=0.7u,
```




$$t_{p0} \simeq 12 \text{ ps} \quad p_{inv} \simeq 0.75$$




$$g_{NAND} \simeq 1.25 \quad p_{NAND} \simeq 1.7 \quad \leftarrow \begin{matrix} \text{da} \\ \text{simulazioni} \end{matrix}$$

$$g_{NAND} = \frac{\varepsilon + 2}{\varepsilon + 1} = \frac{4}{3} \simeq 1.33 \quad \leftarrow \text{da teoria}$$

struttura di test non ottimale



- ❑ In questo caso C_{out} corrisponde a C_{in} per $h = 1$
- ❑ Valori di $h > 1$ vengono ottenuti aumentando il valore della capacità di uscita



- ❑ Si ottengono i seguenti valori:


$t_{p0} \cong 4.5ps$ (con precedente struttura di test avevamo ottenuto $t_{p0} \cong 12ps$)

$p_{inv} \cong 1.33$ (con precedente struttura di test avevamo ottenuto $p_{inv} \cong 0.75$)


t_{p0} piccolo significa poca dipendenza di t_p da $h \rightarrow$ dovuto al fatto che l'aumento del carico non influisce sulla forma d'onda del fronte di ingresso (che rimane ideale)

Interconnessioni


Interconnessioni



- ❑ Non c'è abbastanza spazio sulla superficie del chip per creare le connessioni elettriche necessarie → si creano interconnessioni in direzione *out-of-plane*
- ❑ Circuiti integrati complessi possono avere fino a 10 o più layer di interconnessioni




Interconnessioni



Intel 90 nm Stack

[Thompson02]



Intel 45 nm Stack

[Moon08]

Materiali per realizzare interconnessioni


Per molti decenni: interconnessioni in alluminio

PRO:


- ❑ nonostante abbia conducibilità minore di Au e Cu, ha una minore resistenza di contatto con il silicio
- ❑ buona adesione su SiO_2
- ❑ realizzabili mediante semplice evaporazione termica (melting point 660°C)

CONTRO:

- ❑ Se in contatto con Si, a 577°C si forma una miscela eutettica $\rightarrow$ può essere un problema ad esempio nel caso di shallow junctions
- ❑ Lo scaling dei transistori (e quindi delle interconnessioni) ha portato a problemi di elettromigrazione
 - Per ridurre problemi di elettromigrazione
 - $\rightarrow$ 0.5-4% Cu aggiunto ad Al
 - ma per scaling molto spinto la resistività è troppo alta $\rightarrow$ si passa a Cu (late 1990s)



[from Microchip fabrication - Peter van Zant.]





Materiali per realizzare interconnessioni

Fino a circa 1990 si usava Al. All'incirca dalla generazione 180nm in poi, vista la necessità di fare interconnessioni più vicine e più piccole per far fronte a scaling transistori, si è passati al Cu ($\rho_{Cu} < \rho_{Al}$).


- ❑ Gli atomi di Cu diffondono nel silicio e deteriorano le proprietà dei MOSFET.
→ vengono introdotte *diffusion barriers* (solitamente TiW or TiN or TaN or metal silicides)

- ❑ Separazione netta, durante i processi produttivi dei transistori in: FEOL e BEOL per evitare contaminazioni.




Tecniche per realizzare interconnessioni: PVD

Thermal evaporator




deposition rate $\sim \text{\AA}/\text{sec}$

Sputter deposition process




Magnetron sputtering




deposition rate $\sim \text{nm}/\text{sec}$

Tecniche per realizzare interconnessioni: CVD


Reazioni chimiche: es riduzione di esafluoruro di tungsteno




Tecniche per realizzare interconnessioni: *Electroplating*



Utilizzato solitamente per
interconnessioni in Cu



Interconnessioni



Fino ad ora:
interconnessione come
capacità verso massa


$$t_f = C_W \int_{V_{DD}}^{V_{OLmax}=0.1V_{DD}} \frac{dV_o}{I_{Mn}(V_o)} = C_W \frac{2F \left(\frac{V_T}{V_{DD}} \right)}{\beta'_n S_n V_{DD}} = C_W R_{inv}$$

ALCUNE NOTE. Il modello implica che:

- ❑ Non ci sono accoppiamenti con interconnessioni circostanti
- ❑ Queste interconnessioni non hanno un tempo caratteristico $\rightarrow$ diminuisco t_p in modo arbitrario diminuendo la resistenza R_{inv}

Sotto opportune ipotesi: linee come combinazione di resistenze, induttanze, capacità a parametri distribuiti

Interconnessioni



Interconnessioni

ALCUNE NOTE

- ☐ Scaling della tecnologia → tempi di interconnessione non sono migliorati e possono diventare preponderanti sul tempo di ritardo totale
- ☐ Accoppiamenti capacitivi tra interconnessioni → *cross-talk*
- ☐ L'alimentazione deve essere portata a tutti i circuiti → cadute di tensione resistive e induttive generano disturbi
 - Infatti linee di alimentazione connesse ai gate logici sono molto disturbate → alimentazioni parte digitale e analogica separate
- ☐ Problemi di *signal integrity*
- ☐ Interconnessioni hanno complessivamente capacità grandi → il pilotaggio richiede molta energia (es. linee di clock)

Due scenari

Interconnessioni locali

L_{en} è legata a distanza tra i gate $\rightarrow$ si riduce con lo scaling della tecnologia



Interconnessioni globali

Linee che si diramano lungo tutto il chip.

Con scaling della tecnologia i transistori sono sempre più piccoli e le dimensioni dei chip sempre più grandi.

❑ L'area dei chip (A_{ch}) è aumentata

❑ Si dimostra che in media $L_{max} \cong \sqrt{A_{ch}}/2$



Parametro	Relazione	Int.Locale	Int,Globale
W, H, t_{di}		$1/S$	$1/S$
L_{en}		$1/S$	S_{ch}
R_{int}	$\frac{\rho}{HW} L_{en}$	S	$S^2 S_{ch}$
C_{int}	$\frac{\epsilon_{di}}{t_{di}} W L_{en}$	$1/S$	S_{ch}
t_w	$R_{int} C_{int}$	1	$S^2 S_{ch}^2$


$S > 1$ è il fattore di scaling dei transistori;

$S_{ch} > 1$ è il fattore di scaling legato all'area del chip;

Material	ρ ($\Omega\text{-m}$)
Silver (Ag)	1.6×10^{-8}
Copper (Cu)	1.7×10^{-8}
Gold (Au)	2.2×10^{-8}
Aluminum (Al)	2.7×10^{-8}
Tungsten (W)	5.5×10^{-8}

Material	Sheet Resistance ($\Omega/\square$)
n- or p-well diffusion	1000 – 1500
n^+ , p^+ diffusion	50 – 150
n^+ , p^+ diffusion with silicide	3 – 5
n^+ , p^+ polysilicon	150 – 200
n^+ , p^+ polysilicon with silicide	4 – 5
Aluminum	0.05 – 0.1


Ci occuperemo per semplicità di interconnessioni isolate $\rightarrow$ *no cross talk*



Interconnessioni


Modello a parametri concentrati

- ❑ dimensioni fisiche del circuito tali che: correnti attraverso conduttori e tensioni ai capi di conduttori non variano.
- ❑ Tensioni e correnti sono funzioni solo del tempo: $V(t), I(t)$
- ❑ Saranno presenti equazioni differenziali alle derivate totali



Modello a parametri distribuiti

- ❑ Correnti variano lungo i conduttori ed elementi circuitali. Tensioni tra punti lungo conduttori o all'interno di elementi circuitali variano
- ❑ Tensioni e correnti sono funzioni del tempo e dello spazio: $V(x, t), I(x, t)$
- ❑ Saranno presenti equazioni differenziali alle derivate parziali



Interconnessioni

- ❑ Ci sono linee che a causa della resistività del materiale e sezioni molto piccole → hanno resistenza per unità di lunghezza molto alta che domina sulle componenti induttive
- ❑ Ci sono linee dove a causa dell'alta conducibilità e grande sezione → dominano effetti induttivi




Linee dispersive RC



Linee senza perdite


Linee dispersive RC



$$V_r = I(x)r\Delta x$$

$$V_l = l\Delta x \frac{dI(x)}{dt}$$

□ Supponiamo che la corrente cresca linearmente da 0 a I_0 in un tempo τ .




$$\frac{dI(x)}{dt} = \frac{I_0}{\tau} \longrightarrow V_l \cong l\Delta x \frac{I_0}{\tau}$$

Se $V_l \ll V_r$:

$$l\Delta x \frac{I_0}{\tau} \ll r\Delta x I_0 \longrightarrow l \ll r\tau$$


- Se abbiamo a che fare con linee tanto resistive e poco induttive pilotate in un tempo sufficientemente alto
→ possiamo considerare soddisfatta $l \ll r\tau$



$$R_{int} = rL_{en} \quad \text{resistenza della linea}$$

$$C_{int} = cL_{en} \quad \text{capacità della linea}$$

Capacità e Resistenza dell'interconnessione



$$C_{int} = \frac{\varepsilon_{di}}{t_{di}} W L_{en} = c_{pp} L_{en}$$

c_{pp} parallel plate capacitance

$$R_{int} = r L_{en} = \frac{\rho}{HW} L_{en} = R_{\square} \frac{L_{en}}{W}$$

$R_{\square}$: resistenza per quadro: è la resistenza di una linea quadrata con $W = L_{en}$, con resistività ρ e spessore H

Effetto pelle: è rilevante per le nostre applicazioni?

Se abbiamo densità di correnti uniformi $\rightarrow r = \frac{\rho}{HW}$

A frequenze alte diventa rilevante l'*effetto pelle* $\rightarrow$ la corrente non sarà uniforme nella sezione del conduttore



diminuisce esponenzialmente
allontanandosi dall'interfaccia $J = J_0 e^{-\frac{d}{\delta}}$


spessore efficace $\delta = \sqrt{\frac{\rho}{\pi \mu f}}$

esempio


$$\begin{aligned} \rho_{Al} &= 2.7 \mu\Omega/cm \\ f &= 1GHz \end{aligned} \rightarrow \delta = 2.6 \mu m$$

δ grande rispetto alle dimensioni della sezione di una interconnessione
 $\rightarrow$ possiamo trascurare effetto pelle


Capacità dell'interconnessione



modello non molto
accurato!!



si vede come per tecnologie molto scalate si ha che $H \gg W$ dunque dobbiamo includere *fringing effects*



Intel 90 nm Stack


[Thompson02]




Intel 45 nm Stack

[Moon08]

Capacità dell'interconnessione



$$c_{pp} = \frac{\epsilon_{di}}{t_{di}} W$$



$$c_{fr} = \epsilon_{di} \frac{2\pi}{\cosh^{-1} \left(\frac{2t_{di} + H}{H} \right)}$$

se $t_{di} \gg H$

$$= \epsilon_{di} \frac{2\pi}{\ln \left(\frac{4t_{di} + H}{H} \right)}$$


$$c = \frac{C_{int}}{L} = c_{pp} + c_{fr}$$

$$= \epsilon_{di} \left(\frac{W}{t_{di}} + \frac{2\pi}{\ln \left(\frac{4t_{di} + H}{H} \right)} \right)$$



Capacità dell'interconnessione

$$c = \varepsilon_{di} \left(\frac{W}{t_{di}} + \frac{2\pi}{\ln \left(\frac{4t_{di} + H}{H} \right)} \right)$$


se W diminuisce, c può essere dominata da c_{fr}



All'aumentare dello scaling, le interconnessioni saranno più vicine $\rightarrow$ ci sarà una capacità *inter-wire*: c_{iw}



supponiamo che W ed S diminuiscono mantenendo costante il rapporto H/t_{di}



esempio

	Field	Active	Poly	Al1	Al2	Al3	Al4
Poly	88						
	54						
Al1	30	41	57				
	40	47	54				
Al2	13	15	17	36			
	25	27	29	45			
Al3	8.9	9.4	10	15	41		
	18	19	20	27	49		
Al4	6.5	6.8	7	8.9	15	35	
	14	15	15	18	27	45	
Al5	5.2	5.4	5.4	6.6	9.1	14	38
	12	12	12	14	19	27	52


Layer	Poly	Al1	Al2	Al3	Al4	Al5
Capacitance	40	95	85	85	85	115

values for typical 0.25 μm CMOS process. The table rows represent the top plate of the capacitor, the columns the bottom plate. The area capacitances are expressed in $\text{aF}/\mu\text{m}^2$, while the fringe capacitances (given in the shaded rows) are in $\text{aF}/\mu\text{m}$ [Rabaey-Digital Integrated Circuits]

Inter-wire capacitance per unit wire length for different interconnect layers of typical 0.25 μm CMOS process. The capacitances are expressed in $\text{aF}/\mu\text{m}$, and are for minimally-spaced wire

Supponiamo di avere una linea di clock in Al che si estende per 10cm di larghezza $1\mu\text{m}$ che giace sul primo layer di metalizzazione in alluminio

Resistenza dell'interconnessione



$$R_{int} = rL_{en} = \frac{\rho}{HW} L_{en} = R_{\square} \frac{L_{en}}{W}$$

$R_{\square}$: resistenza per quadro: è la resistenza di una linea quadrata con $W = L_{en}$, con resistività ρ e spessore H

Material	ρ ($\Omega\cdot\text{m}$)
Silver (Ag)	1.6×10^{-8}
Copper (Cu)	1.7×10^{-8}
Gold (Au)	2.2×10^{-8}
Aluminum (Al)	2.7×10^{-8}
Tungsten (W)	5.5×10^{-8}


Material	Sheet Resistance ($\Omega/\square$)
n- or p-well diffusion	1000 – 1500
n^+ , p^+ diffusion	50 – 150
n^+ , p^+ diffusion with silicide	3 – 5
n^+ , p^+ polysilicon	150 – 200
n^+ , p^+ polysilicon with silicide	4 – 5
Aluminum	0.05 – 0.1

esempio

Supponiamo di avere una linea di clock in Al che si estende per 10cm di larghezza $1\mu\text{m}$ che giace sul primo layer di metallizzazione.

Material	Sheet Resistance ($\Omega/\square$)
n- or p-well diffusion	1000 – 1500
n^+ , p^+ diffusion	50 – 150
n^+ , p^+ diffusion with silicide	3 – 5
n^+ , p^+ polysilicon	150 – 200
n^+ , p^+ polysilicon with silicide	4 – 5
Aluminum	0.05 – 0.1

Ritardo intrinseco dell'interconnessione



se $\Delta x \rightarrow 0$

$$\begin{cases} \frac{\partial V(x, t)}{\partial x} = -rI(x, t) \\ \frac{\partial I(x, t)}{\partial x} = -c \frac{\partial V(x, t)}{\partial t} \end{cases}$$

$$\begin{cases} V(x, t) = V(x + \Delta x, t) + I(x, t)r\Delta x \\ I(x, t) = I(x + \Delta x, t) + c\Delta x \frac{\partial V(x + \Delta x, t)}{\partial t} \end{cases}$$

↓

$$\begin{cases} \frac{V(x + \Delta x, t) - V(x, t)}{\Delta x} = -rI(x, t) \\ \frac{I(x + \Delta x, t) - I(x, t)}{\Delta x} = -c \frac{\partial V(x + \Delta x, t)}{\partial t} \end{cases}$$


Ritardo intrinseco dell'interconnessione

$$\begin{cases} \frac{\partial V(x, t)}{\partial x} = -rI(x, t) \\ \frac{\partial I(x, t)}{\partial x} = -c \frac{\partial V(x, t)}{\partial t} \end{cases}$$

ricaviamo

$$\frac{\partial^2 V(x, t)}{\partial x^2} = rc \frac{\partial V(x, t)}{\partial t}$$

Equazione di diffusione



Analoga a quella della diffusione del calore.

Usata per descrivere la variazione della concentrazione di una certa quantità (es: materia, momento, energia) all'interno di una specifica regione rispetto a variazioni spaziali e temporali)

Per studiare questo sistema dobbiamo imporre dei vincoli:

❑ Condizione iniziale: Linea scarica

$$\rightarrow V(x, 0) = 0 \quad \forall x > 0$$

❑ Condizioni al contorno per $x=0, L$:

$$\rightarrow V(0, t) = V_{in}(t) \quad \forall t > 0$$

$$\rightarrow I(L, t) = 0 \quad \forall t > 0$$

dobbiamo trovare $V(x, t)$ per $t > 0$

Ritardo intrinseco dell'interconnessione

$$\frac{\partial^2 V(x, t)}{\partial x^2} = rc \frac{\partial V(x, t)}{\partial t}$$

Sfruttiamo la trasformata di Laplace

$$rc \left(s\check{V}(x, s) - V(x, 0^-) \right) = \frac{\partial^2 \check{V}(x, s)}{\partial x^2}$$



condizione iniziale: rete scarica quindi $V(x, 0^-) = 0$

$$rcs\check{V}(x, s) = \frac{\partial^2 \check{V}(x, s)}{\partial x^2}$$



soluzione generale

$$\check{V}(x, s) = A(s)e^{x\sqrt{rcs}} + B(s)e^{-x\sqrt{rcs}}$$

ricordando che $\frac{\partial V(x, t)}{\partial x} = -rI(x, t)$

possiamo scrivere
l'espressione per la corrente

$$\check{I}(x, s) = -\frac{1}{r} \frac{\partial \check{V}(x, s)}{\partial x} = \sqrt{\frac{sc}{r}} B(s)e^{-x\sqrt{rcs}} - \sqrt{\frac{sc}{r}} A(s)e^{+x\sqrt{rcs}}$$

notazione:

$\check{V}(x, s)$ indica la trasformata di Laplace di $V(x, t)$. con $s \in \mathbb{C}$

Ritardo intrinseco dell'interconnessione

□ Abbiamo bisogno di 2 condizioni al contorno:

$$\text{BC1: } V(0, t) = V_{in}(t) \quad \forall t > 0$$

$$\text{BC2: } \frac{\check{I}(L, s)}{\check{V}(L, s)} = \check{Y}(L, s) \quad : \text{ ammettenza di un generico carico}$$

Applicando BC1 e BC2 scriviamo

$$\begin{cases} \check{V}(0, s) = A(s) + B(s) \\ \check{Y}(L, s) = \sqrt{\frac{sC_{int}}{R_{int}}} \frac{B(s)e^{-\sqrt{rcs}} - A(s)e^{+\sqrt{rcs}}}{B(s)e^{-\sqrt{rcs}} + A(s)e^{+\sqrt{rcs}}} \end{cases} \longrightarrow$$

risolvendo per $A(s)$ e $B(s)$ e inserendo le soluzioni nell'espressione per il potenziale scriviamo

$$\check{V}(x, s) = \check{V}_{in}(0, s) \frac{N(s)}{D(s)}$$

Ritardo intrinseco dell'interconnessione

$$\check{V}(x, s) = \check{V}_{in}(0, s) \frac{N(s)}{D(s)} \quad \text{dove} \quad N(s) = \sqrt{\frac{sC_{int}}{R_{int}}} \cosh\left(\left(1 - \frac{x}{L}\right) \sqrt{sR_{int}C_{int}}\right) + Y(L, s) \sinh\left(\left(1 - \frac{x}{L}\right) \sqrt{sR_{int}C_{int}}\right)$$

$$D(s) = \sqrt{\frac{sC_{int}}{R_{int}}} \cosh\left(\sqrt{sR_{int}C_{int}}\right) + Y(L, s) \sinh\left(\sqrt{sR_{int}C_{int}}\right)$$

Nel caso specifico di input a gradino ($\check{V}_{in}(0, s) = \frac{1}{s}$) e di ammettenza $Y(L, s) = 0$ (linea di lunghezza L senza carico connesso in $x=L$) e scriviamo

$$\check{V}(x, s) = \frac{1}{s} \frac{\cosh\left(\left(1 - \frac{x}{L}\right) \sqrt{sR_{int}C_{int}}\right)}{\cosh\left(\sqrt{sR_{int}C_{int}}\right)}$$

E dunque, nel caso particolare di $x = L$:

$$\check{V}(L, s) = \frac{1}{s \cosh\left(\sqrt{sR_{int}C_{int}}\right)}$$

Ci sono delle soluzioni approssimate dell'equazione differenziale per $x = L$ come ad esempio:

$$V(L_{en}, t) = \begin{cases} V_0 \operatorname{erfc} \left(\sqrt{\frac{R_{int} C_{int}}{4t}} \right) & t < 0.1 R_{int} C_{int} \\ V_0 \left(1 - 1.366 e^{\frac{-2.536t}{R_{int} C_{int}}} + 0.366 e^{\frac{-9.4641t}{R_{int} C_{int}}} \right) & t > 0.1 R_{int} C_{int} \end{cases}$$

dove $\operatorname{erfc}(x) = 1 - \frac{2}{\sqrt{\pi}} \int_0^x e^{-y^2} dy$ error-function
complementare

per avere un'escursione del 90% ad una distanza L_{en} dall'inizio delle linee dove viene applicato il gradino di tensione, deve passare un tempo pari a

$t = R_{int} C_{int}$

Escursione percentuale	Parametri distribuiti [$R_{int} C_{int}$]	Elementi concentrati [$R_{int} C_{int}$]
0-90	1.0	2.3
10-90	0.9	2.2
0-63	0.5	1.0
0-50	0.4	0.7
0-10	0.1	0.1

Ritardo intrinseco dell'interconnessione

Soluzione più generale $\forall x$ con input a gradino

$$V(x, s) = \frac{1}{s} \frac{\cosh\left(\left(1 - \frac{x}{L}\right) \sqrt{s R_{int} C_{int}}\right)}{\cosh\left(\sqrt{s R_{int} C_{int}}\right)}$$



Si nota la presenza di:

- polo semplice in $s_0 = 0$
- infiniti poli semplici (radici di $\cosh\left(\sqrt{s R_{int} C_{int}}\right) = 0$)
in $s_k = -p_k/(RC)$ per ogni intero $k \geq 1$

$$p_k = \frac{(2k - 1)^2 \pi^2}{4} \quad k \geq 1$$

maggiori informazioni in:

[Vasant B. Rao, "Delay Analysis of the Distributed RC Line", 32nd Design Automation Conference, 1995]

I residui corrispondenti a ogni polo sono $\rho_0 = 1$

$$e \quad \rho_k(x) = \frac{-4 \cos\left(\left(1 - \frac{x}{L}\right) (2k - 1) \frac{\pi}{2}\right)}{(2k - 1) \pi \sin\left((2k - 1) \pi / 2\right)} \quad \text{per } k \geq 1$$



soluzione nel dominio del tempo

$$v(x, t) = 1 - \sum_{k=1}^{\infty} \frac{4 \sin\left((k - 1/2) \pi x / L\right)}{(2k - 1) \pi} e^{-\frac{(2k-1)^2 \pi^2 t}{4 R_{int} C_{int}}}$$

$$\sin\left((2k - 1) \frac{\pi}{2}\right) = (-1)^{k+1}$$

$$v(x, t) = 1 + \sum_{k=1}^{\infty} \rho_k(x) e^{s_k t}$$



```
clear all

%-----
% Input data
Len=0.1; % interconnection length (m)
T=200e-9; % simulation time (s)

dx=1e-3; % space discretization step
dt=1.5e-10; % time discretization step

r=0.075; % resistance per unit width (Ohm/um)
c=110; % capacitance per unit width (aF/um)

V0 = 1; % voltage step amplitude

%-----
% convert into MKS units
r=r/1e-6;
c=c*1e-18/1e-6;

% calculate space and time domain
x=0:dx:Len;
t=0:dt:T;

%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
% METHOD 1: fully numeric - BACKWARD EULER METHOD
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%

% *****

% determine entries for the matrix used for Backward Euler scheme

F=1/(r*c)*dt/(dx^2);

Diagonal = diag((1+2*F)*ones(numel(x),1)); %inserisci elementi diagonali
UpDiagon = diag(-F*ones(numel(x)-1,1),1); %inserisci elementi sopra-diagonale
DownDiagon = diag(-F*ones(numel(x)-1,1),-1); %inserisci elementi sotto-diagonale

M=Diagonal+UpDiagon+DownDiagon;

%-----
% set boundary conditions
% (For Dirichlet BC: 1 coefficient in position (1,1)
M(1,:)=0; % delete all entries in the first row
M(1,1)=1; % place the coefficient

% (For Neumann BC: (three points first derivative) dv/dx=[3*v(x)-4v(x-h)+v(x-2*h)]/(2*h))
M(end,:)=0; % delete all entries in the first row
M(end,end)=3; % place the coefficient
M(end,end-1)=-4; % place the coefficient
M(end,end-2)=+1; % place the coefficient

%-----
% set initial condition
B=zeros(numel(x),1);
B(1)=1;

%-----
OutputVoltage_Euler=nan(size(t));

for i=1:numel(t)
    % force Boundary Conditions
    B(1)=V0;
    B(end)=0;
    %-----
    u=M\B; %solve linear system
    %-----
```

```
B=u; % update the right-hand-side

    %=====
    figure(1)
    subplot(2,1,1);
    plot(x,u);
    xlabel('x [m]');
    axis ([0 Len 0 V0*1.1]);
    TimStamp=['t=',num2str(t(i),'%2.3e\n'),'s'];
    ylabel('V(x) [V]')
    title(TimStamp);

    %=====
    OutputVoltage_Euler(i)=u(end); % save the voltage value at the end of
    % transmission the line

    subplot(2,1,2);
    plot(t,OutputVoltage_Euler);
    xlabel('t [s]');
    ylabel('Vout(x=L_e_n) [V]');
    axis ([0 T 0 V0*1.1]);
    shg
    drawnow

end

%=====
figure(2)
plot(t,OutputVoltage_Euler,'k','linewidth',2);
hold on
shg
legend('Fully numeric');
xlabel('t [s]');
ylabel('Vout(x=L_e_n) [V]');

%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
% METHOD 2: semi-analytic solution
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%

R=r*Len;
C=c*Len;

index_summation=5;
functionTosum=zeros(numel(x), numel(t));
figure(3)
plot(t,OutputVoltage_Euler,'k','linewidth',4);
hold on
xlabel('t [s]');
ylabel('Vout(x=L_e_n) [V]');
for k=1:index_summation

    temp=transpose(4*sin((k-1/2)*pi*x/Len)/((2*k-1)*pi))*exp(-(2*k-1)^2*pi^2.*t)/(4*R*C));
    functionTosum=functionTosum+temp;
    OutputVoltage_SemiAnalytic=1-functionTosum;
    pause(3)
    plot(t,OutputVoltage_SemiAnalytic(end,:), 'r','linewidth',2);
    title(['Summation index k=',num2str(k)])
    shg
    drawnow

end

figure(2)
plot(t,OutputVoltage_SemiAnalytic(end,:), 'r','linewidth',2);
hold on

legend('Fully numeric','Semi Analytical ');
```

```
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
% METHOD 3: approximated-analytic solution
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%

OutputVoltage_ApproxAnalytic=zeros(size(t));
for i=1:numel(t)
    if t(i)<0.1*R*C
        OutputVoltage_ApproxAnalytic(i)=2*V0*erfc(sqrt(R*C/(4*t(i))));
    elseif t(i)>=0.1*(R*C)
        OutputVoltage_ApproxAnalytic(i)=...
            V0*(1-1.366*exp(-2.536*t(i)/(R*C))+0.366*exp(-9.4641*t(i)/(R*C)));
    else
        V(i)=0.31;
    end
end
figure(2)
plot(t,OutputVoltage_ApproxAnalytic,'b','linewidth',2);

legend('Fully numeric','Semi Analytical ','Approx. Analytical');
```


supponiamo di avere una interconnessione in Al realizzata sulla prima metallizzazione di larghezza $1\mu\text{m}$

$$c = (W \times 30 + 2 \times 40) \text{ aF}/\mu\text{m}$$

$$r = 0.075/W\Omega/\mu\text{m}$$

	Field	Active	Poly	Al1	Al2	Al3	Al4
Poly	88						
	54						
Al1	30	41	57				
	40	47	54				
Al2	13	15	17	36			
	25	27	29	45			
Al3	8.9	9.4	10	15	41		
	18	19	20	27	49		
Al4	6.5	6.8	7	8.9	15	35	
	14	15	15	18	27	45	
Al5	5.2	5.4	5.4	6.6	9.1	14	38
	12	12	12	14	19	27	52


Layer	Poly	Al1	Al2	Al3	Al4	Al5
Capacitance	40	95	85	85	85	115



90% $\rightarrow 1.0 R_{int} C_{int} = 82.5 ns$

50% $\rightarrow 0.38 R_{int} C_{int} = 31.4 ns$

Per una rete RC a parametri concentrati, il ritardo per un'escursione del segnale in uscita da 0 a 90% non vale $R_{int} C_{int}$!!



$$V_{out} = V_0 \left(1 - e^{-\frac{t}{R_{int}C_{int}}} \right)$$

↓

se vogliamo $V_{out} = 90\%$

$$t = R_{int}C_{int} \ln 10 \cong 2.3R_{int}C_{int}$$

Per avere la stessa escursione di V_{out} nel circuito a parametri concentrati, serve un tempo pari a

$$t = 2.3R_{int}C_{int}$$

❑ La linea a parametri distribuiti è più **veloce** di quella a parametri concentrati!

E' un risultato atteso visto che, preso un punto x tra 0 e L_{en} , se guardo verso la sorgente vedo una resistenza $< R_{int} \rightarrow$ questo vuol dire transitorio più veloce rispetto al circuito a parametri concentrati